Logikbausteine

5 Complex Programmable Logic Devices (CPLDs) (S. 67-68)

Nachdem nunmehr die Grundlagen für die programmierbaren Logikbausteine ausreichend diskutiert sind, sollen wichtige am Markt erhältliche Vertreter dieser Bausteine näher vorgestellt werden. Dies erfolgt in zwei Kapiteln: Dieses Kapitel befasst sich mit den CPLDs (Complex Programmable Logic Devices), das folgende mit den FPGAs (Field-Programmable Gate Arrays).

Die Auswahl der dargestellten ICs ist keineswegs komplett, hierfür hätte der Platz sicher nicht gereicht. Wesentliche Kriterien zur Auswahl bestanden in einem gewissen Neuheitsgrad und in der Marktgängigkeit der Produkte. Trotzdem sollte beachtet werden, dass noch andere PLDs am Markt erhältlich sind.

Um weiterhin eine möglichst einheitliche Darstellung der elektrischen Werte zu erreichen, wurde ein synchroner Binärzähler (aufwärts, 16 Bit Breite) ohne weitere Steuersignale im Baustein implementiert und die Verlustleistung per Tabelle oder Schätzfunktion bestimmt. Die Wahl eines derartigen Testprogramms ist dabei nicht unproblematisch, denn dies kann bestimmte Architekturen bevorzugen, andere benachteiligen. Die entstandenen Werte für die Anzahl der implementierbaren Zähler und für die Verlustleistung pro Zähler müssen daher relativiert werden, sie geben nur eine Größenordnung an.

Die Präsentation erfolgt in alphabetischer Reihenfolge, wobei der Name der Herstellerfirma hierfür gewählt wurde. Die im Buch gezeigten Darstellungen von Architekturen versuchen, die wesentlichen Komponenten anhand der Kriterien der vorhergehenden Kapitel aufzuzeigen. Die detaillierten Darstellungen in den Datenbüchern der Hersteller enthalten demgegenüber wesentlich mehr Einzelinformationen. Die vereinfachte Version wurde gewählt, um einen Einblick zu gewähren, der durch zu viele Einzelheiten eher verwehrt wäre. Vor einem realen Einsatz der ICs muss man sich jedoch auf die Datenblätter stützen, die jeweils im Internet erhältlich sind und die eigentliche Quelle darstellen.

5.1 Altera MAX7000

5.1.1 Architektur

Die Altera-MAX7000-Familie [14] (mit allen Unterarten bezüglich Programmierbarkeit und elektrischen Eigenschaften) gehört zur Klasse der CPLDs. Diese Klasse besteht aus Bausteinen mit relativ großen Logikblöcken (1. Ordnung) und einheitlichen Verbindungen zwischen diesen Blöcken (CPLD-Kriterium). Die hier vorliegende Kombination 36E/16A pro Logikblock wird in Bild 5.1 dargestellt.